关于ModelSim仿真流程

发布时间:2016-11-19 00:00:00 编辑:嘉辉 手机版

  EDA技术就是以计算机为工具,设计者在EDA软件平台上,用硬件描述语言VHDL完成设计文件,然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真,直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。下面小编准备了关于ModelSim仿真流程,欢迎大家参考!

  1、 运行ModelSim,如果上一次使用ModelSim建立过工程,这时候会自动打开

  上一次所建立的工程;

  2、 点击File->New->Project,在Project Name中我们输入建立的工程名,

  在Project Location中输入工程保存的路径,注意ModelSim不能为一个工程

  自动建立一个目录,这里我们最好是自己在Project Location中输入路径来

  为工程建立目录,在Default Library Name中为我们的设计编译到哪一个 库中,这里我们使用默认值,这样,在我们编译设计文件后,在Workspace窗口的Library中就会出现work库。这里我们输入完以后,点击OK;

  3、 如果提示我们给定的工程路径不存在,是否建立该路径,我们的目的就是为工程建立一个新目录,因此,点击确定;

  4、 点击Create New File可以为工程添加新建的文件,点击Add Existing File为工程添加已经存在的文件,点击Create Simulation为工程添加仿真,点击Create New Folder可以为工程添加新的目录。这里我们点击Create New File;

  5、 我们在File Name中输入文件名称,Add file as type为输入文件的类型为VHDL、Verilog、TCL或text,这里我们使用默认设置VHDL,Folder为新建的文件所在的路径,Top Level为在我们刚才所设定的工程路径下。点击OK;并在Add items to the Project窗口点击Close关闭该窗口;

  6、这时候在Workspace窗口中出现了Project选项卡,在其中有文件名.vhd,其状态栏有一个问号,表示未编译,我们双击该文件,这时候出现编辑窗口,在其中我们输入我们的设计文件

  7、 点击File->Save,并退出该窗口(File->Close);

  8、 在WorkSpace窗口的文件名.vhd上点击右键,选择Compile->Compile All;

  9、 在脚本窗口中将出现一行绿色字体Compile of DivClkHDL.vhd was successful.,说明文件编译成功,在该文件的状态栏后有一绿色的对号,表示编译成功;

  10、下面我们开始仿真,点击菜单Simulate->Simulate,展开Design选项卡下的work库,并选中其中的behavioral,这是在Simulate中出现了work.实体名(behavioral)表示我们所要仿真的对象,Resolution为仿真的时间精度,这里我们使用默认值,点击OK;

  11、 为了观察波形窗口,我们点击菜单View->Wave;

  12、这时候出现的Wave窗口为空,里面什么都没有,我们要为该窗口添加我们需要观察的对象,首先在主窗口而不是波形窗口中点击View->Signals打开信号列表窗口,在改窗口中点击Add->Wave->Signals in Design,这时候在波形窗口中就可以看到这些信号了;

  13、 下面我们就开始仿真了,在主窗口中输入命令对信号进行驱动仿真

  14、 退出仿真,在主窗口中点击Simulate->End Simulation,会出现对话框,提示我们是否确认退出仿真,我们点击是退出仿真;

本文已影响874
+1
0