Pspice仿真电路不能过大如何解决

发布时间:2016-11-04 00:00:00 编辑:嘉辉 手机版

  在EDA学习中我们一定碰到过Pspice仿真电路不能过大的问题,那么怎么解决呢?下面YJBYS小编为大家整理了相关信息,希望对你有所帮助。

  如何解决Pspice仿真电路不能过大的问题?

  PSPICE仿真的是理想环境,除非你自己将一些寄生参数定义到回路中,所以RC过大或过小也不会计算到寄生参数中。

  您这个问题有两个可能,但两种都是因为时间的关系:

  1。因为RC振荡电路有一个关键参数就是响应时间和振荡频率,所以如果过大,响应时间太长或太短,导致在给定的时间里面没有响应或者太短而响应的图像不明显;

  2。就是你在设置模拟参数(EDIT SIMULATION),就是你在放触笔之前要编辑的一个模拟环境,那里有设置响应时间,如果不能将那个时间跟RC响应时间对应,就不能显示图像。(看不太清您的图,不过猜测应该是您设置的时间太长了,如果您原来是响应1S,您可以试着改成10ms,因为看图片在零点那个位置好像有个脉冲)

  所以如果您不改RC值,但是在设置模拟参数那里修改起始时间,保持时间......一样能实现图形的输出的。

  运行Cadence16.2的Allegro PCB Editor时,在Setep→Use Preferences时出现以下提示对话框:"No match found for 'my_favorites' in the search path ."

  忽略后,改变Allegro PCB Editor工作时的环境变量(例如padpath、psmpath路径等),再保存的时候出现以下对话框:"changes not saved, cannot update the env file"

  问题原因:

  在软件安装时,需指定Cadence的工作路径/HOME位置。若不采取软件默认设置,则需要人为修改系统变量home。出现该错误,就是因为指定的工作路径与系统变量home值不符!

  解决方法:

  将pcbenv文件夹换一个位置,同时修改系统变量home的值即可。

  1. 找到pcbenv文件夹(一般位于C:documents and settingsuser中)

  2. 将其cut到某位置,如Cadence的安装路径

  3. 右击我的电脑→属性→高级→环境变量,更改系统环境变量里home的值,将此值设为绝对路径,指向pcbenv文件夹,例如E:program_filesCadence

本文已影响896
+1
0